Конспект лекций по курсу "Микропроцессоры и микро-ЭВМ в Персональной электронике" для студентов специальности 2008

·                Тактовый генератор.

Обозначение ОЭВМ показано на рис. 2.16.

Структурная схема приведена на рис. 2.17 и состоит из следующих основных функционально законченных узлов:

·        Блок управления, предназначен для выработки синхронизирующих и управляющих сигналов, обеспечивающих координацию совместной работы блоков ОЭВМ во всех допустимых режимах её работы

·        Арифметико-логическое устройство (АЛУ), обеспечивающее выполнение арифметических и логических операций, а также операции логического сдвига, обнуления, установки и т.п.

·        Блок таймеров / счетчиков, предназначенный для подсчета внешних событий, для получения программно управляемых внешних задержек и выполнения    времязадающих функций ОЭВМ.

·        Блок последовательного интерфейса и прерываний, предназначенный для организации ввода-вывода последовательных потоков информации и организации системы прерывания программ.

Рис. 2.16. Обозначение БИС ОЭВМ

·        Программный счетчик, предназначенный для формирования текущего 16-разрядного адреса программной памяти и 8/16-разрядного адреса внешней памяти данных

·        Память данных, служащая для хранения и выдачи информации, используемой в процессе выполнения программ

·        Память команд, предназначенная для хранения программ и имеющая отдельное от памяти данных адресное пространство.

 Рис 2.17. Структурная схема ОЭВМ

ОМЭВМ имеет:

            32 регистра общего назначения

            128 определяемых пользователем программно-управляемых флагов

            набор регистров специальных функций, наименование и адреса которых приведены в табл. 2.1.

  Таблица 2.1

2.5.1. Организация памяти

Все ОЭВМ семейства МCS-51 имеют несколько адресных пространств, функционально и логически разделенных за счет разницы в механизмах адресации и сигналах управления записью и чтением:

·        память команд (ПК),

·        внутренняя память данных (ПД),

·        внешняя память данных (ПД).

Структура адресного пространства ОМЭВМ показана на рисунке 2.18.

Слева приводятся адреса соответствующих областей памяти.

Память команд – имеет 16-битовую адресную шину, её элементы адресуются с использованием счетчика команд (РС) или инструкциями, которые вырабатывают 16-разрядные адреса. Память команд доступна только по чтению. Она имеет байтовую организацию и общий объем до 64Кбайт. Ряд ОЭВМ содержат расположенную на кристалле внутреннюю память команд емкостью от 4Кбайт до 32 Кбайт, которая может быть расширена до 64 Кбайт за счет подключения микросхем внешней память команд.

Сигналом, стробирующим  выборку и ввод байта из внешней памяти команд в ОЭВМ является сигнал PME (РSEN). Для ОМЭВМ, содержащих внутреннюю память команд, сигнал РSEN формируется только в том случае, если адрес в счетчике команд превосходит максимальный адрес внутренний памяти команд, например, 0FFFH для 4 Кбайтной версии. Для ОЭВМ, не имеющих внутренней памяти команд, РSEN формируется при любом обращении к памяти команд.

Рис 2.18. Организация памяти ОЭВМ

Внутренняя память данных – состоит из 2-х областей:

·                128 байт оперативной памяти (ОЗУ) с адресами 0-7FH

·                область регистров специальных функций (SFR), занимающая адреса 80H-FFH.

Распределение пространства внутренней памяти данных показано на рис. 2.19

Младшие 32 байта внутреннего ОЗУ данных сгруппированы  в 4 банка по 8 регистров в каждом (БАНК 0 – БАНК 3 на рис. 2.4). Команды программы могут обращаться к регистрам, используя их имена R0 – R7.  Два бита PSW (указатели банка рабочих регистров RS0 и RS1) определяют, с регистрами какого банка проводятся манипуляции (прямая адресация). Следующие после банков регистров внутреннего ОЗУ данных 16 байт (адреса 20H-2FH) образуют область ячеек, к которым возможна побитовая адресация.

Обращение к внутреннему ОЗУ данных всегда осуществляется с использованием 8-разрядного адреса.

Рис 2.19. Распределение памяти данных

Внешняя память данных – формируется дополнительными микросхемами памяти и может иметь емкость до 64 Кбайт. Обращение к ячейкам внешней памяти данных осуществляется только с использованием косвенной адресации по регистрам R0 и R1 активного банка регистров внутреннего ОЗУ (команды типа MOV @Ri) или по регистру специальных функций DPTR (команды типа MOVХ @DPTR). При обращении к внешней памяти данных адрес выводится через порт Р0 (младший байт) и порт Р2 (старший байт) ОЭВМ. Обмен байтом данных производится через порт Р0 ОЭВМ. Считывание данных из внешнего ОЗУ в ОЭВМ производится с помощью выходного сигнала ОЭВМ  RD, а запись - сигнала WR.

2.5.2. Организация ввода-вывода

Порты Р0, Р1, Р2, Р3 являются двунаправленными портами ввода-вывода и предназначены для обеспечения обмена информацией ОМЭВМ с внешними устройствами, образуя 32 шины ввода-вывода. Помимо работы в качестве обычных портов ввода-вывода линии портов Р0-Р3 могут выполнять ряд дополнительных функций.

Через порт Р0:

·        выводится младший байт адреса А0-А7 при работе с внешней памятью программ и внешним ОЗУ

·        выдается из ОЭВМ и принимается в ОЭВМ байт данных при работе с внешней памятью (таким образом, этот порт представляет собой в этом режиме так называемую мультиплексированную шину адреса/данных).

·        задаются данные при программировании внутреннего ППЗУ, и читается содержимое внутренней памяти команд

Через порт Р1:

            задается младший байт адреса при программировании внутреннего ППЗУ  и при чтении внутренней памяти программ

Через порт Р2:

            выводится старший байт адреса А8-А15 при работе с внешней памятью команд и внешней памятью данных (для внешней памяти данных – только при использовании команд MOVX A,@DPTR и MOVX @DPTR,A, которые вырабатывают 16-разрядный адрес)

·        задается старший байт (разряды А8-А15) адреса при программировании внутреннего ППЗУ и при чтении внутренней памяти программ.

Каждая линия порта Р3 имеет индивидуальную альтернативную функцию:

            Р3.0 – RxD, вход последовательного порта;

            Р3.1 – TxD, выход последовательного порта;

            Р3.2 – INT 0, используется как вход 0 внешнего запроса прерывания;

            Р3.3 – INT 1, используется как вход 1 внешнего запроса прерывания;

            Р3.4 – T0, используется как вход счетчика внешних событий Т/С0;

            Р3.5 – T1, используется как вход счетчика внешних событий Т/С1;

            Р3.6 – WR, строб записи во внешнюю память данных, выходной сигнал, сопровождающий вывод данных через порт Р0 при использовании команд MOVX @Ri,A  и MOVX @DPTR,A;

            Р3.7 – RD, строб чтения из внешней памяти данных, выходной сигнал, сопровождающий ввод данных через порт Р0 при использовании команд MOVX A,@Ri и MOVX A,@DPTR.

Таким образом, функции портов ввода/вывода зависят от режима работы ОЭВМ. В принципе она может работать в двух принципиально разных режимах:

·        минимальный режим, в котором не требуется подключения к ОЭВМ дополнительных БИС ОЗУ, ПЗУ, или УВВ. В этом случае все 4 порта могут использоваться совершенно произвольно.

·        максимальный режим, в котором требуется подключение к ОЭВМ дополнительных БИС либо ОЗУ, либо  ПЗУ, либо  УВВ. В этом случае необходимо организовать шинную структуру (ША, ШД и ШУ).При этом для фиксации младшего байта адреса ША необходимо подключить специальный регистр-защелку, в котором будет храниться этот байт в течение всего цикла обращения к внешней памяти. (Напомним, что Р0 является  мультиплексированной шиной адреса-данных). По сигналу ALE этот байт запоминается в регистре. Старший байт адреса и так сохраняется неизменным на выводах порта Р2. Таким образом в этом режиме занятыми оказываются порты Р0, Р2, и в случае подключения внешних ОЗУ или УВВ - выводы WR и RD.

2.5.3. Синхронизация ОЭВМ

ОЭВМ имеет встроенный генератор тактовых импульсов, к которому необходимо присоединять кварцевый резонатор с частотой 1 -12 МГц, LC-цепочку или внешний генератор.

На рисунке 2.20 показано формирование машинных циклов ОЭВМ. Все машинные циклы одинаковы и состоят из 12 периодов сигнала ALE. Практически все команды выполняются за один или два машинных цикла, кроме команд умножения MUL A,B и деления DIV A,B, продолжительность выполнения которых составляет 4 машинных цикла.

 Рис. 2.20. Синхронизация ОЭВМ

1.5.4. Блок таймеров/счетчиков

В состав блока входят:

            два 16-разрядных регистра Т/С0 и Т/С1;

·        восьмиразрядный регистр режимов Т/С (TMOD);

·        восьмиразрядный регистр управления (TCON);

·        схема инкремента;

·        схема фиксации INT 0, INT 1, T0, T1;

·        схема управления флагами;

·        логика управления Т/С.

Режим работы каждого Т/С определяется значением битов М0, М1 в регистре TMOD. Т/С 0 и Т/С 1 имеют 4 режима работы:

·        режим 0 (М0=0, М1=0) – Т/С представляет собой устройство на основе 13-разрядного регистра, функцию делителя на 32 выполняют регистры TL0, TL1,

·        режим 1 (М0=0, М1=1) – аналогичен режиму 0 отличие в том, что данный режим превращает Т/С в устройство на основе 16-разрядного регистра,

·        режим 2 (М0=1, М1=0) – Т/С представляет собой устройство на основе 8-разрядного регистра,

·        режим 3 (М0=1, М1=1) – Т/С 1 в режиме 3 заблокирован и просто сохраняет свой счет (значение кода в регистре Т/С). Т/С 0 представляет собой 2 независимых устройства на основе 8-разрядных регистров TL0, TH0. Устройство на основе TL0 может работать только в режиме таймера.

Во всех режимах, кроме режима 2, после переполнения Т/С счет продолжается с величины 00H, если Т/С не выключить с помощью битов TR0, TR1 или входов INT0, INT1.

Оба счетчика могут работать в двух режимах:

·        внутренний таймер, когда на вход счетчика подается сигнал с внутреннего тактового генератора (частота сигнала Fкв/12).

·        счетчик событий,  когда на вход счетчика подается  внешний сигнал  с вывода T0 (для  Т/С0), T1 ( для  Т/С1).

Переключение режимов производится установкой битов  C/T0, C/T1 в управляющем регистре TMOD.

Программирование таймеров-счетчиков сводится к установке их режимов (установке соответствующих битов в регистре TMOD) и  запуска счетчика установкой соответствующего бита в регистре TCON. Причем надо учитывать, что TCON допускает побитовую адресацию (т.е. в командах можно обращаться непосредственно к определенному биту), а TMOD не допускает побитовую адресацию (т.е. для установки соответствующего бита надо записывать в регистр целый байт с определенным значением требуемых битов). В табл. 2.2 указаны биты для управления таймерами.

Таблица 2.2

 Регистр TMOD = 89H

Регистр TCON = 88H

2.5.5.Блок последовательного интерфейса и прерываний (ПИП)

В состав блока ПИП входят:

·                буфер ПИП, обеспечивающий побайтовый обмен информацией между внутренней магистралью данных и шиной ПИП;

·                логика управления ПИП, предназначенная для выработки сигналов управления, обеспечивающих режимы работы последовательного интерфейса и организации прерывания программ;

·                регистр управления (SCON), предназначенный для приема и хранения кода восьмибитового слова, управляющего последовательным интерфейсом;

·                буфер передатчика, предназначен для приема с шины ПИП параллельной информации и выдачи её в виде последовательного потока символов на передатчик последовательного порта;

·                буфер приёмника, предназначен для приема данных в виде последовательного потока символов с последовательного порта, преобразования их в параллельный вид, хранения и выдачи в параллельном виде на внутреннюю шину ПИП;

·                регистр разрешения прерываний (IE), предназначенный для разрешения или запрещения прерываний от соответствующих источников.

Последовательный интерфейс МК-51 может работать в следующих режимах:

            режим 0. Информация передается и принимается через вход приемника RxD. Через выход передатчика TxD выдаются импульсы синхронизации. Формат посылки-8 бит. Частота приема и передачи – fкв /12, где fкв – тактовая частота ОЭВМ,

·        режим 1. Информация передается через выход передатчика TxD, а принимается через вход приёмника RxD. Формат посылки – 10 бит. Частота приема/передачи задается таймером Т/С1.

·        режим 2. Информация передается через выход передатчика TxD, а принимается через вход приемника RxD. Формат посылки – 11 бит. Частота приема/передачи задается программно и может быть равна fкв /32 или fкв /64.

·        режим 3. Идентичен режиму 2 за исключением частоты приема/передачи, которая задается Т/С1.

Система прерывания имеет 5 источников прерывания (в скобках указывается адрес ПК, куда передается управление, когда возникает прерывание, т.е. адрес подпрограммы обслуживания):

·                Внешнее прерывание с входа INT0 (0003H),

·                Встроенный таймер-счетчик 0 (000BH),

·                Внешнее прерывание с входа INT1 (00013H),

·                Встроенный таймер-счетчик 1 (0001BH),

·                Прерывание от последовательного порта (00023H).

Управление системой прерывания осуществляется с помощью регистров IE (адрес A8H) и IP (адрес B8H). В табл. 2.3 указаны значения этих битов управления. Регистр IE управляет разрешением прерывания от какого-либо источника, а IP – приоритетом прерывания при одновременном приходе запросов от нескольких источников. Различают 5 уровней приоритета от самого высшего (он указан первым в предыдущем списке источников), до самого низшего (самая последняя строка в списке). Кроме этих уровней регистр IP устанавливает высокий или низкий приоритет внутри каждого уровня в указанном списке. Дело в том, что текущее прерывание может быть прервано только запросом от источника, приоритет которого выше по списку и установлен битом в регистре IP в высокий уровень. При других условиях запрос игнорируется.

 Таблица 2.3

 Регистр IE = A8H

Регистр IP = B8H

2.5.6. Регистр состояния (PSW)

Регистр состояния программы (PSW) предназначен для хранения информации о состоянии АЛУ при выполнении программы. Обозначение разрядов регистра и их назначение приведены в таблицах 2.4 и 2.5.

Таблица 2.4

Таблица 2.5

2.6. Система команд микропроцессора КР580ИК80А

Система команд МП играет очень важную роль при выборе конкретного вида МПК для практических целей, так как от вида этой системы зависит способ разбиения исходной программы пользователя на элементарные шаги, быстродействие, гибкость управления и другие характеристики.

По функциональному признаку все команды МП можно подразделить на три группы: команды передачи данных (из регистров МП в память, из регистра в регистр и т.д.), команды управления (команды перехода, изменения отдельных разрядов регистров, команды управления прерываниями и т.д.) и команды обработки данных (арифметические и логические операции, сдвиг и т.д.)

В зависимости от типа МП команды могут быть однобайтовыми, двухбайтовыми или трехбайтовыми (как в системе команд КР580ИК80А). Они могут иметь фиксированную длину (например, для К1801ВМ1 длина команды составляет 16 разрядов). Для микропрограммируемых МП длина микрокоманды меняется в зависимости от принятой структуры МПС (для МП К584ВМ1 длина команды управления ЦПЭ составляет 9 разрядов).

С точки зрения программиста, система команд – это таблица, в которой указаны все необходимые сведения для составления программ.

В Приложении 1 приведена система команд МП КР580ВМ80, в Приложении 2 - система команд ОЭВМ К1816ВЕ51.

Например, для МП КР580ИК80А заголовки столбцов системы команд могут выглядеть так, так показано в табл. 2.6

Таблица 2.6

Пример таблицы системы команд

В первом столбце указывается некоторое обозначение команды или группы команд в виде нескольких латинских  букв (как правило, это сокращение английского наименования операции). Такое обозначение называется мнемоника. Ее легче запомнить, она обозначает сразу группу операций. После мнемоники через пробел приведены операнды (данные, с которыми оперирует команда). Для данной конкретной системы команд могут встречаться 3 варианта: команда без операндов (только одна мнемоника, когда по логике выполнения самой команды ясно, с какими операндами она работает), с одним операндом (когда работа происходит с одним байтом данных, в этом случае через пробел указывается этот операнд) и с двумя операндами ( например, при сложении двух чисел, в этом случае второй операнд обязательно отделяется от первого запятой).

Операндами в данном случае могут быть следующие 6 типов данных:

1.              Обозначения регистров (обозначается в командах как R1 или R). Для данного вида МП это может быть: B, C, D, E, H, L, M, A.

2.              Байт данных (обозначается как D8), как правило, второй байт команд с непосредственной адресацией.

3.              Номер устройства УВВ, с которым будет обмениваться МП (обозначается, как N и представляет собой второй байт двухбайтовых команд ввода вывода).

4.              Пара регистров (обозначается, как обобщенная пара YZ в командах, а непосредственно в командах может принимать значения: BC, DE, HL, SP, PSW (пара, состоящая из A и F)).

5.              Двухбайтовые данные (обозначаемые как D16 и как правило хранящиеся во втором и третьем байтах трехбайтовых команд).

6.              Двухбайтовый адрес перехода (обозначается, как ADR, и помещается во втором и третьем байтах трехбайтовых команд).

В системе команд как правило, все команды разделены на группы. Группы объединяют однотипные команды. Например, для МП КР580ИК80А существует 10 групп:

1.      Однобайтные пересылки – группа команд, которые пересылают один байт за команду.

2.      Двухбайтовые пересылки – пересылается сразу 2 байта.

3.      Команды ввода-вывода.

4.      Команды обмена байтами.

5.      Арифметические и логические команды с одним операндом.

6.      Арифметические и логические команды с двумя операндами.

7.      Команды передачи управления.

8.      Команды сдвига содержимого аккумулятора.

9.      Команды вызова и возврата из подпрограмм.

10.  Специальные команды.

2.7.Система команд ОЭВМ серии MCS-51

Система команд ОЭВМ содержит 111 базовых команд с форматом 1, 2 или 3 байта. Команды выполняются за один, два или четыре (умножение и деление) машинных цикла. При частоте тактового генератора 12 МГц, одно-цикловые команды выполняются за 1 мкс, двух цикловые – 2мкс и т.д. Из 111 типов команд 64 выполняются за 1 мкс (12 тактов), 45 команд - за 2 мкс (24 такта) и две команды за 4 мкс (48 тактов). Мнемоники и описание команд приведены в Приложении 2.

Примечание:

1)      В отличие от мнемоник МП КР580ВМ80А, по виду команды можно сразу же определить, какая адресация используется: если в операнде присутствует символ "#" - то это непосредственная адресация, и число, стоящее за символом непосредственно загружается в регистр или ячейку памяти; если  в операнде присутствует символ "@" - то это косвенная адресация, и регистр за этим символом содержит адрес, где находятся данные.

2)  В отличие от мнемоник МП КР580ВМ80А, в трехбайтных командах, где вторым и третьим байтом могут быть или 16-разрядный адрес, или 16-разрядные данные, для ОЭВМ вторым байтом указывается старший байт адреса или    данных, а третьим - младший.  

Более подробно о программных и аппаратных особенностях микроконтроллеров семейства MCS-51 рассказано в электронной справочно-информационной системе, разработанной на кафедре "Персональная электроника" [13].

3. Запоминающие устройства и их основные характеристики

Запоминающие устройства МПС служат для хранения управляющих программ и данных, которые подлежат обработке. В настоящее время в МПС используются исключительно полупроводниковые запоминающие устройства. При этом требуется, чтобы при выключении питания информация, представляющая собой программу работы МПС (или часть программы), сохранялась. Для этого используются постоянные запоминающие устройства (ПЗУ), которые при отключении питания достаточно долго сохраняют записанную в них информацию. Для хранения промежуточных результатов используются оперативные запоминающие устройства (ОЗУ). Они не сохраняют информацию при выключении питания, но в ОЗУ в процессе работы можно как записывать новую информацию, так и извлекать ее, в то время как из ПЗУ можно только извлекать информацию. Существуют еще так называемые энергонезависимые ОЗУ, в которых при отключении питания некоторое время информация сохраняется.  Все запоминающие устройства выполнены в виде БИС с высокой степенью интеграции по различной технологии, что и определяет их эксплуатационные характеристики.

3.1. Оперативные запоминающие устройства

Оперативные запоминающие устройства (ОЗУ) могут классифицироваться по ряду признаков. На рис. 3.1 показана классификация такого рода систем памяти.

Рис. 3.1. Типы оперативных запоминающих устройств

Системы ОЗУ могут представлять собой небольшое число ячеек, встроенных в сам кристалл МП (это РОН или сверхоперативное ЗУ (СОЗУ)). Оно позволяет обеспечить наибольшее быстродействие при работе с этими ячейками. В любом случае - выполняется ли ОЗУ  в виде отдельных БИС на плате МП или ОЭВМ, или реализовано на самом кристалле МП или ОЭВМ,  объем ОЗУ ограничивается емкостью адресуемой МП памяти.  Таким образом, в зависимости от назначения МПС может комплектоваться различными типами ОЗУ.

БИС ОЗУ могут иметь различную структуру. Под структурой понимается количество разрядов числа, которые могут одновременно записываться или считываться из БИС, а также ее информационная емкость. Так, если говорят, что структура БИС ОЗУ - 1024х1,то это означает, что БИС имеет один вход и один выход и может хранить 1024 бита информации. Такая структура называется одноразрядной. Подобные БИС были весьма распространены в  начале развития МП техники. Однако есть и многоразрядные БИС, например, структуры 1024х4, что означает, что одновременно можно записать в БИС 4 разряда, а емкость БИС составляет 1024х4=4096 бит.

Принцип запоминания информации в ячейках памяти БИС также может быть различным. Существуют статические БИС ОЗУ. Элементом запоминания в них, который хранит информацию в таких ОЗУ, является триггер. Поэтому при включенном питании элемент памяти будет хранить информацию сколь угодно долго. Это позволяет упростить схемы управления записью-считыванием. Однако ячейки памяти такого вида занимают достаточно много места на кристалле, что не позволяет создавать БИС большой емкости. Кроме того, такие БИС потребляют сравнительно большую мощность.

- Другим принципом запоминания информации является динамический способ. Элементом памяти таких ОЗУ служит емкость, которая заряжается определенным образом при записи информации в данную ячейку. Однако со временем емкость разряжается, и информация из ячейки пропадает. Для исключения этого используют так называемую регенерацию ячеек памяти. Для этого не реже, например, одного раза в 2 мс на адресные входы БИС подается последовательность импульсов (т.е. происходит перебор адресов ячеек, но информация в них не записывается), емкости ячеек подзаряжаются и сохраняют свой заряд длительное время. Таким образом, требуется обеспечить этот перебор с помощью схем регенерации, что усложняет структуру модуля ОЗУ МПС. Однако размеры ячеек динамического ОЗУ существенно меньше размеров ячеек статического ОЗУ, и потребление мощности значительно ниже. Поэтому емкость БИС динамического ОЗУ гораздо больше, чем емкость БИС статического типа. Однако, недавно стали выпускать БИС, у которых схема регенерации помещена внутри самой БИС. Основными характеристиками ОЗУ любого типа являются:

-         -емкость,

-         -организация,

-         время цикла записи или цикла выборки адреса,

-         технология,

-         потребляемая мощность.

На рис. 3.2 показана структура и функциональное обозначение простейшей БИС статического типа К565РУ2. На выводы А0...А9 подается комбинация нулей и единиц, которая соответствует адресу выбранной ячейки. Структура БИС соответствует 1024х1,т.е. после подачи адреса на единственном выходе появляется информация в виде одного бита. Если на входе CS (выбор микросхемы) будет высокий логический уровень, то выход БИС будет находиться в третьем состоянии (состоянии высокого выходного импеданса), БИС будет как бы отключена и не будет оказывать никакого влияния на остальные БИС модуля памяти. Если CS = 0, то после подачи адреса на адресные входы, на выходе DO спустя определенное время (называемое временем цикла Т) появится информация из данной ячейки ОЗУ. При необходимости записать новую информацию в определенную ячейку нужно после подачи комбинации  адреса подать на вход БИС R/W низкий логический уровень. Тогда информация с вывода DI запишется в данную ячейку.

Рис. 3.2. Функциональное обозначение статической БИС ОЗУ

Основой схемы ОЗУ (см. рис. 3.3) является матрица запоминающих элементов размером 32х32. Дешифраторы столбцов и строк в соответствии с информацией на адресных входах выбирают определенную ячейку матрицы, и ее содержимое через формирователь ввода-вывода подается на выход. Или при наличии низкого логического уровня на выводе RD/WR  информация со входа через формирователь поступает на ячейку. Схема управления осуществляет управление всеми составными частями БИС.

В табл. 3.1 приведены основные характеристики выпускаемых в настоящее время БИС ОЗУ.

Рис. 3.3. Структурная схема одноразрядного ОЗУ

Таблица 3.1

3.2. Постоянные запоминающие устройства

В настоящее время применяются следующие виды ПЗУ:

-         масочные ПЗУ, программируемые на предприятии изготовителе,

-         однократно программируемые пользователем на специальных установках,

-         многократно перепрограммируемые ПЗУ (ППЗУ).

Первый вид ПЗУ является наиболее простым и дешевым. В условиях массового производства на последних стадиях изготовления на кристалл накладывается маска и затем осуществляется осаждение металла в областях, соединяющих ячейки памяти, в которых записана информация, с выходными шинами. Те ячейки, которые должны содержать 1, не соединяются с шинами. Изменяя конфигурацию маски, можно изменять программу, записанную в ПЗУ. Однако изменить ранее занесенную информацию уже не удастся. Сами ячейки памяти могут быть выполнены по различной технологии: это могут быть просто диоды, полевые транзисторы и т.п. Использование такого вида ПЗУ целесообразен в тех случаях, когда в нем записана программа, которая не будет изменяться в процессе работы или при расширении МПС. Например, ПЗУ знакогенераторов, ПЗУ основной управляющей программы, микропрограммы микропрограммируемого МП - вот основные области использования ПЗУ масочного типа.

В случае, когда пользователь в момент изготовления еще не отладил программу, которую необходимо записать в ПЗУ, используется тип ПЗУ, программируемый самим пользователем. Его отличие от первого типа ПЗУ состоит в наличии на БИС плавких перемычек. Они соединяют все ячейки ПЗУ с выходными шинами, так что первоначально все ячейки содержат нули. На специальных установках, подавая на соответствующие плавкие вставки достаточно большое напряжение, происходит испарение металла этих вставок. Таким образом, некоторые ячейки ПЗУ оказываются отсоединенными от выходных шин, что равносильно наличию единицы в соответствующей ячейках. Естественно, программа, записанная в такой тип ПЗУ, уже не может быть изменена; смена программы означает смена всей БИС. Такой тип ПЗУ целесообразно применять при мелкосерийном я единичном производстве МПС, когда пользователь сам разрабатывает программы.

Наиболее интересным семейством ПЗУ является ПЗУ с многократным перепрограммированием (ППЗУ). Для перепрограммирования используются различные физические эффекты твердого тела. Условно можно разделить БИС памяти на ППЗУ, перепрограммируемые электрическими импульсами (ЭСППЗУ) или в латинском обозначении EEPROM, и ППЗУ с ультрафиолетовым стиранием ранее записанной информации.  Отдельно  особняком  стоят так называемые FLASH БИС памяти.

Для первого типа ППЗУ стирание информации осуществляется подачей некоторого отрицательного или положительного потенциала на все ячейки памяти. Информация в ячейках сохраняется благодаря свойствам "плавающего" затвора полевого транзистора, который является основой ячейки.

Страницы: 1, 2, 3, 4, 5, 6